CISC vs RISC

📋 Contenido de la Clase

1. Instruction Set Architecture (ISA): El Lenguaje de las Máquinas

Antes de entender la diferencia entre CISC y RISC, debemos comprender qué es una ISA (Instruction Set Architecture). Es la interfaz abstracta entre el hardware y el software de bajo nivel. Define el conjunto de instrucciones que un procesador puede ejecutar, los tipos de datos, registros, modos de direccionamiento y el modelo de programación visible para el programador.

Los Tres Niveles de Abstracción

Componentes de una ISA

2. El Pipeline: La Línea de Ensamblaje del Procesador

La Analogía Esencial

Imagina una fábrica de autos donde cada coche tarda 10 horas en construirse, pero hay 10 estaciones de trabajo. Si cada estación trabaja 1 hora y pasa el auto a la siguiente:

• ¿Cuánto tarda en salir el primer auto? 10 horas.
• ¿Y el segundo? 11 horas (no 20).
• ¿Y el décimo? 19 horas (no 100).

El pipeline es exactamente eso: dividir una tarea larga en etapas pequeñas que se ejecutan en paralelo para diferentes instrucciones.

Etapas del Pipeline Clásico (5 etapas)

3. CISC: Complex Instruction Set Computing

El Problema de los Años 50

En los últimos años de la década de 1950, los procesadores se desarrollaban de forma completamente independiente. Esto significaba que un programa escrito para una máquina no podía ejecutarse en otra sin reescribirlo por completo. Era una situación insostenible para una industria en crecimiento.

IBM tomó la iniciativa. Reunió a sus mejores investigadores para crear una arquitectura que permitiera que el mismo software funcionara en múltiples computadoras.

Filosofía y Características

CISC ofrece un conjunto de instrucciones bastante completas y lentas de ejecutar, pero que agrupan varias operaciones de bajo nivel en la misma instrucción. Esto da lugar a programas pequeños y sencillos de desarrollar que además realizaban pocos accesos a memoria — algo vital en una época donde la memoria era escasa y lenta.

La Analogía del Huevo Frito (Enfoque CISC)

Imagina que programas una receta de huevo frito. En CISC, un paso complejo sería una sola instrucción:

x86-64: El Imperio CISC Hoy

En la actualidad, CISC tiene a x86 como su mayor exponente, con AMD y sobre todo Intel a la cabeza de su desarrollo. Prácticamente cualquier ordenador de sobremesa o portátil desde los años 80 ha utilizado un procesador x86.

; Cargar desde memoria a registro (5 bytes)
movl A(%rip), %eax

; Sumar inmediato (3 bytes)
addl B(%rip), %eax

; Guardar en memoria (5 bytes)
movl %eax, C(%rip)

; Total: 13 bytes, 3 instrucciones

4. RISC: Reduced Instruction Set Computing

El Origen: John Cocke y el IBM 801

Tras el lanzamiento de CISC, los científicos de IBM empezaron a comprobar que los diseñadores de software creaban sus propias instrucciones más simples y precisas. Entonces, ya en la década de los 70, empezaron a diseñar una alternativa.

En 1975, John Cocke diseñó el IBM 801, considerado el primer procesador RISC de la historia. Su filosofía era radicalmente opuesta: en lugar de pocas instrucciones complejas, muchas instrucciones simples que se ejecuten extremadamente rápido.

Filosofía y Características

La principal virtud de RISC es tener un conjunto de instrucciones muy simples que se ejecutarán más rápidamente en el procesador. Existe un catálogo de pocas instrucciones y éstas son muy sencillas, lo cual implica que para una cierta tarea compleja necesitaremos un mayor número de ellas.

La Analogía del Huevo Frito (Enfoque RISC)

En RISC, el Paso 6 se descompone en múltiples instrucciones simples:

ARM64 (AArch64): El Conquistador RISC

En la actualidad, el mayor ejemplo de procesador RISC son los productos ARM, utilizados ampliamente en dispositivos móviles pero también en supercomputadores, servidores cloud y laptops.

Ejecución Condicional en ARM: El Problema de los Saltos

En computación clásica, los saltos condicionales (branches) rompen el pipeline. El procesador debe predecir si saltará o no, ejecutar especulativamente, y desechar el trabajo si predijo mal (penalización de 15-20 ciclos).

ARM permite añadir una condición a casi cualquier instrucción. La instrucción se ejecuta solo si la condición se cumple, sin necesidad de salto:

; Compara a y b, setea flags
CMP RAX, RBX

; Jump if Less or Equal
; ¡PREDICCIÓN DE SALTO!
JLE etiqueta

; c = a + 1 (solo si no saltó)
ADD RCX, 1

etiqueta:
; continúa...

; Compara a (X0) y b (X1)
CMP X0, X1

; Suma SOLO SI X0 > X1 (Greater Than)
ADDGT X2, X0, #1

; Si condición falsa: la instrucción 
; se convierte en NOP
; ¡Sin salto! El pipeline nunca se interrumpe

RISC-V: El Disruptor Abierto

RISC-V nace en UC Berkeley (2010) como una ISA abierta y libre de regalías. Cualquiera puede implementarla sin pagar licencias (vs ARM que cobra por core).

5. Comparativa Técnica: CISC vs RISC

Program Memory (PM): La Densidad de Código en CISC vs RISC

Como vimos en la tabla anterior, una de las diferencias fundamentales entre CISC y RISC es la densidad de codigo: CISC genera programas mas compactos porque cada instruccion compleja reemplaza varias instrucciones simples de RISC. Pero, ¿cuanto mas grande es realmente un programa RISC? Veamos un ejemplo numerico.

Tabla Comparativa Detallada

Ejemplo Práctico: C = A + B en Tres ISAs

El mismo algoritmo expresado en tres arquitecturas diferentes:

; Cargar A en EAX
movl A(%rip), %eax

; Sumar B a EAX
addl B(%rip), %eax

; Guardar en C
movl %eax, C(%rip)

; Total: 13 bytes, 3 instrucciones
; Longitud variable

// Cargar: W0 = A
LDR W0, [X1, #A]

// Cargar: W2 = B
LDR W2, [X1, #B]

// Sumar
ADD W0, W0, W2

// Almacenar: C = W0
STR W0, [X1, #C]

// Total: 12 bytes, 3 instrucciones
// Todas de 4 bytes (fijas)

# Load word: t0 = memoria[a0]
lw t0, 0(a0)

# Load word: t1 = memoria[a0+4]
lw t1, 4(a0)

# Add: t2 = t0 + t1
add t2, t0, t1

# Store word: memoria[a0+8] = t2
sw t2, 8(a0)

# Total: 12 bytes, 3 instrucciones
# Nota: t0, a0, a1 son alias de X5, X10, X11

6. Evolución y Convergencia: Las Líneas se Difuminan

Tanto CISC como RISC han evolucionado enormemente desde su creación, adoptando mejoras del rival. Si bien en la época de su creación la diferencia era muy amplia —principalmente debido a las limitaciones técnicas de la época tanto en tamaño de memoria como en velocidad de proceso—, en la actual informática moderna los requisitos son muy diferentes.

Evolución por Décadas

🔍 El Secreto Mejor Guardado de Intel y AMD

Desde el Pentium Pro (1995), los procesadores x86 no ejecutan x86 directamente. Internamente:

1. Reciben instrucción CISC compleja
2. La descomponen en micro-ops (micro-operaciones tipo RISC)
3. Ejecutan estas micro-ops en núcleos internos eficientes

ARM: Del RISC Puro al "RISC Pragmático"

Los ARM modernos (ARMv8, ARMv9) incluyen instrucciones complejas que rompen el modelo RISC puro:

• NEON/SVE: Procesamiento vectorial (SIMD)
• Criptografía: Instrucciones dedicadas de seguridad
• big.LITTLE: Núcleos de diferente potencia en el mismo chip

7. La Batalla Actual 2020-2024: Del Chip al SoC

La verdadera revolución no es CISC vs RISC, sino cómo se integran en un System on a Chip (SoC). La integración de CPU, GPU, NPU, controladores y memoria en un solo chip ha cambiado las reglas del juego.

De la PC Tradicional al SoC Moderno

Tres Arquitecturas, Tres Filosofías (2024)

TOPS = Trillions of Operations Per Second. Medida de rendimiento en IA.

Análisis de Cada Arquitectura

El Equipo de Procesamiento Moderno: CPU, GPU y NPU

En los SoCs modernos, no hay un solo "cerebro". Hay tres especialistas:

¿Por qué esto importa para un ingeniero de sistemas?

8. Actividades Prácticas para la Clase

🕵️ Actividad 1: Detective de Arquitecturas

Objetivo: Identificar CISC vs RISC en dispositivos cotidianos.

Pistas de identificación:

• iPhone: Siempre ARM (Apple A-series o M-series) = RISC
• Android: Snapdragon (ARM), Exynos (ARM), Google Tensor (ARM) = RISC
• Windows: Intel Core / AMD Ryzen = CISC; Snapdragon X = RISC
• Mac: M1/M2/M3/M4 = RISC; Intel antiguo = CISC

⚔️ Actividad 2: Guerra de Arquitecturas (Debate)

Objetivo: Defender una arquitectura en 3 escenarios diferentes.

Tareas por grupo:

1. Investigar datos técnicos reales (usar celulares/computadores)
2. Identificar: ISA (CISC/RISC), tecnología (nm), consumo (W), TOPS de NPU
3. Preparar argumento para 3 escenarios:
   • Un data center (miles de servidores)
   • Un estudiante de ingeniería (laptop diaria)
   • Un dispositivo IoT médico portátil

💻 Actividad 3: Traductor de ISAs (Godbolt)

Herramienta: https://godbolt.org/

Instrucción común: C = A + B (sumar dos variables, guardar en tercera)

#include <stdio.h>
int main(){{
    int A = 10;
    int B = 25;
    int C;
    C = A + B;
    printf("C = %d\n", C);
    return 0;
}}

; Cargar A
movl A(%rip), %eax

; Sumar B
addl B(%rip), %eax

; Guardar en C
movl %eax, C(%rip)

LDR W0, [X1, #A]
LDR W2, [X1, #B]
ADD W0, W0, W2
STR W0, [X1, #C]

lw t0, 0(a0)
lw t1, 4(a0)
add t2, t0, t1
sw t2, 8(a0)

9. Glosario Técnico

10. Conclusión: La Batalla Continúa

La arquitectura de computadores no es historia. Cada vez que optimizan una app para que no consuma batería, deciden si su software corre en la nube o localmente, o eligen entre una laptop Intel o ARM, están aplicando estos conceptos.

La "batalla" CISC vs RISC continuó, ahora en el contexto de la IA y la sostenibilidad energética. Lo que comenzó como una disputa sobre el tamaño del conjunto de instrucciones se ha transformado en una competencia por quién puede integrar mejor CPU, GPU y NPU en el chip más eficiente del planeta.